(19)日本国特許庁 (JP)

(11)公開実用新案公報(10)

(11)实用新案出願公開番号

実開平5-11527

(43)公開日 平成5年(1993)2月12日

(51) Int. Cl. *	識別記号	庁内整理番号	FI	技術表示箇所
H03P 3/58	. В	7328-5J		·
1/02		7239-5J		
3/165		7328-5J		

審査請求 未請求 請求項の数3 (全3頁)

(21) 出願母号 実願平3-58723

平成3年(1991)7月25日

(71) 出願人 000006013 三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 考案者 小野 智彦

総倉市上町屋325番地 三菱電機株式会

社鎌倉製作所内

(74)代理人 弁理士 高田 守 (外1名)

(54) 【考案の名称】プースタアンプ


(57)【要約】

(22)出顧日

[目的] アンプのダイナミックレンジを拡大した上で、2つの動作領域を設定し、一方で低歪小電力増幅、他方で高効率大電力増幅を可能とするプースタアンプを 得る。

【構成】 アンプの増幅素子にFET1とバイポーラトランジスタ2を用い互いを並列接続する。上記FET1のゲート端子とバイポーラトランジスタ2のベース端子をバイアス抵抗3を介して接続する。上記パイポーラトランジスタ2のベース端子とバイアス回路との間に定電液ダイオード10を接続する。

【効果】 電力増幅を広いダイナミックレンジにおいて 低歪、高効率に行う。増幅モードとして2つのモードを 持たせることができる。



(2)

【実用新案登録請求の範囲】

【請求項1】 電界効果トランジスタと、パイポーラト ランジスタと、上記電界効果トランジスタのゲート帽子 及びパイポーラトランジスタのベース帽子にパイアスを 供給するパイアス抵抗と、このパイアス抵抗に接続され たパイアス堪子と、上記ゲート建子あるいはペース端子 に接続されたブロックコンデンサ及び入力第千と、上記 ゲート娘子とベース端子をバイパスするパイパスコンデ ンサと、上記電界効果トランジスタのドレイン第子及び バイポーラトランジスタのコレクタ端子にそれぞれ接続 10 1 FET されたパイアス端子及びブロックコンデンサと、上記ド レイン端子とコレクタ端子のプロックコンデンサの各々 に共通して接続される出力端子とを備えたことを特徴と するプースタアンプ・

【請求項2】 ブースタアンプのパイポーラトランジス タのペース端子と、電界効果トランジスタのゲート端子 の間をパイアス抵抗を介して接続したことを特徴とする 請求項1記載のブースタアンプ。

【請求項3】 ブースタアンプのパイポーラトランジス タのペース婚子とパイアス抵抗の間に定電流ダイオード 20 9 出力端子 を接続したことを特徴とする蹟求項2記載のブースタア ンプ.

【図面の簡単な説明】

【図1】この考案の実施例1によるブースタアンプの構 成を示す図である。

【図2】この考案の実施例2によるブースタアンプの構 成を米す図である。

【図3】この考案の実施例3によるブースタアンプの構 成を示す図である。

【図4】この考案の実施例1、2、3によるプースタア ンプの動作を示す図である。

【図 5】 この考案の実施例 3 によるパイポーラトランジ スタのペース電流の特性を示す図である。


【図6】従来のアンプを示す図である。

【図7】従来のアンプの動作を示す図である。


【符号の説明】

- - 2 パイポーラトランジスタ
 - 3 パイアス抵抗
 - 4 FETのゲート及びトランジスタのペース用パイア ス烯子
 - 5 プロックコンデンサ
 - 6 入力端子
 - 7 カプリングコンデンサ
 - 8 FETのドレイン及びトランジスタのコレクタ用パ イアス雑子
- - 10 定電流ダイオード
 - 11 皮施例1のアンプ特性
 - 12 実施例2のアンプ特性
 - 実施例2の1 b特性
 - 14 実施例3の1り特性
 - 15 A級動作特性
 - 16 B級動作特性

[図1]




[図5]




13: 突饱例2016阿性 14:实施例3可10特性 3c


[图2]

[M6]










15: A 秘動作特性 15: B 啟動作特性



【考案の詳細な説明】

[0001]

【産業上の利用分野】

この考案は、信号出力を高効率にブーストするためのアンプに関するものである。

[0002]

【従来の技術】

図 6 は従来のアンプを示す図であり、図において1 は電界効果トランジスタ(以下「FET」と称する)、3 a、3 b は電界効果トランジスタのゲート端子に接続されたパイアス抵抗、4 a、8 b は F E T 1 のゲート及びドレイン帽子に対するパイアス帽子、5 a、5 c は F E T 1 のゲート及びドレイン 婚子に接続されたプロックコンデンサ、6 はアンプ入力端子、9 はアンプ出力端子である。

[0003]

従来アンプは上記のように構成され、入力端子もより入力された信号電力はブ ロックコンデンサ5aを通ってFET1のゲート端子に入力され、FET1で増 幅された後、プロックコンデンサ5cを経由して出力端子9より出力される。こ のとき、入力端子6の入力電力と出力端子9の出力電力の関係はFET1が森形 動作している領域と非線形動作している領域の2つの領域に分けれる。図7のa は上述の入力電力と出力電力の関係を表わしたものであり、入力電力がA点より 大なる領域で出力電力は飽和特性を示す。ここで、図5におけるFET1がA級 または、B級で動作した場合の消費電力のふるまいについて考えてみると、図7 のものように表わされ、15はA級動作特性で、入力電力に対する消費電力は一 定である。16はB級動作特性を示し、入力電力の増加に伴い、A点に至るまで 消費者力は増大するが、飽和するや答や、消費電力はA級動作の15と同様に一 定航を保持するのが通例である。一般に、 FETはパイポーラトランジスタに比 ベて低歪であるためA級で使用されるがアンプの効率を考えた時にはB級あるい はB級よりも効率の高いC級動作が望ましく、入力電力の大きさが変化するよう **なアンプの効率を稼ぐ月的で、 B 級、 C 級 という動作状態が使用されることがあ** る.

[0004]

[寿 森が解決しようとする課題]

上記のような従来のアンブでは、効率を稼ぐ目的でFETの動作点がB級あるいはC級等に設定されることが多く、このために人力電力を低くしてアンブを規形動作させたい領域でもアンブの非線形が生じ、振幅盃や位相歪の発生に伴い、複数信号入力時には混変調歪の発生が避けられなかった。また、A級で動作させた場合、蚤の発生量は低くなるものの効率が低いという問題点があった。

[0005]

この考案は上記のような課題を解決するためになされたもので、入力電力が低く線形動作させたいところでは、消費電力を抑えて増幅し、入力電力が高く非線形部分では必要な出力を効率よく増幅することを目的としている。

[0006]

【課題を解決するための手段】

この考案に係るアンプにおいては、従来のFETを用いたアンプ回路に並列に バイポーラトランジスタを接続するものである。

[0007]

また、アンプの線形性をよくするためにFETのゲート端子とパイポーラトランジスタのペース端子をパイアス抵抗を介して接続するものである。

[0008]

更に、アンプの不要な消費電力増加を防ぐために、パイポーラトランジスタの ベース端子に定電流ダイオードを接続するものである。

[0009]

【作用】

この考案におけるプースタアンプは、並列接続されたB級あるいはC級動作するトランジスタが、FETで増幅可能な領域よりも入力電力の大きなところで増幅動作を行うため、入力電力の大きなところでも必要な出力電力が効率よく取り出せる。

[0010]

また、バイポーラトランジスタのベース端子とFETのゲート端子をパイアス

抵抗を介して接続すれば、入出力特性の振幅の兼形性を高めて高効率な増幅を行う。

[0011]

更に、バイポーラトランジスタのベース端子の定常流ダイオードは、トランジスタのベース電流を制限するため、トランジスタで消費される電力の増加を制限できる。

[0012]

【寒施例】

実施例1.

以下、この考案の一実施例を図について説明する。図1において、1、3~6、8、9は上記従来装置と全く同一のものである。2はパイポーラトランジスタ(以下「トランジスタ」と称する)、7は入力カブリング用のカブリングコンデンサである。

図4のa、bは図1に対する動作を示す図であり、aは図1における入出力特性、bは入力対消費電力特性である。

[0013]

図1において、入力端子6より入力された信号電力はブロックコンデンサ5 a を通って一方はFET1へ、一方はカブリングコンデンサ7を介してトランジスタ2の動作点あるいはトランジスタ2の能力を適当に選定することにより、FET1が飽和を開始した後でトランジスタ2を動作させ、電力増幅を行うことが可能となる。図4のa、りは図1の実施例に対する動作を説明しており、図4aの11は実施例1での特性を示す。入力電力がFET1の飽和点Aを過ぎると、トランジスタ2の動作によって出力競力が増大していく様子がわかる。図4bの11は本実施例の入力電力に対する消費電力の特性を示しており、A点以降で入力の増加に従って消費電力が増加してい、入力電力がA点よりも小さな領域ではトランジスタ2での電力消費がなく、FETの特性を生かした低速の電力増幅を行うことが可能である。一方入力電力がA点よりも大きな銀域では、トランジスタ2の高効率動作により、出力電力に応じて消費電力

変化させることで無駄な電力をアンプで消費することがない。

[0014]

卖施例2.

この図1に示す実施例1では、入出力特性におけるFET1からトランジスタ2への動作切替えが沿らかに行われることが少ない。図4 a、 b の12 は本実施例の特性であり、実施例1ではこのような特性は得られ難いかわりに特性11で示すようにステップ特性を与えることができ、モードの切替えを行う癖の領域設定が簡単である。しかし、異なった要求では、入出力特性において、2つのデバイスの動作切替えをスムースに行わせることが必要となる。それは、入力電力の大きさがダイナミックにA点の付近を変化するような場合であるが、このような時には図2で示すブースタアンプが有効となる。図2においては、トランジスタ2のベース端子とFET1のゲート娘子をバイアス抵抗3bを介して接続されている。

先ず、FET1が飽和を開始すると、通常、FET1のグート編子にはゲート観視IBが図2のように流れる。これは、FET1の内部でFET1に入力された電力が整流されることによって発生するものであり、FET1の飽和を直流的に緑出する一方法である。ゲート電流IBは、パイアス端子4aからパイアス域の化を与えることで、トランジスタ2のベース端子4cへと流れるパイアス 英元に変化を与えることで、トランジスタ2のベース電圧がトランジスタ2をオフする状態に選定されていたならば、1Bが流れない領域すなわち入力電力が低いところではFET1のみが増幅作用を有する。ところが、入力電力が増加し、前途の如くに1Bが流れ始めた場合はトランジスタ2のベース電圧はトランジスタ2をオンする状態へと再き、その結果、図2で示すベース電圧はトランジスタ2をオンする状態へと再き、その結果、図2で示すベース電圧はトランジスタ2をオンする状態へと再き、その結果、図2で示すベース電流1bを流せしめる。従って、図4のa、bで示した特性1つように、入力電力のA点付近で滑らかな入出力特性を得ることができるようになる。消費電力はA点付近で急激な上昇特性を示し、実施例1と同様2つのモードで効率の良い電力増幅を行う。更にトランジスタ2が低減される。

[0015]

実施例3.

実施例2で述べたようなアンブで、トランジスタ2の出力能力が大きい場合、トランジスタ2が飽和するまで消費電力が増加し続ける。ダイナミックレンジの広いアンブでは、実施例2のような場合が望ましいのであるが、ダイナミックレンジが限定され、かつピーク入力時の電力消費を抑えて電源容量を限定したいような場合には、実施例2では不適当となる。このような場合に図3のような場合を用いる。図3で10は定域能ダイオードであり、トランジスタ2のペース端をそれている。定量流ダイオード10は、トランジスタ2のペース環境をパイアス同路の間に直列に挿入されている。定量流ダイオード10は、トランジスタ2に流れるコレクタ電流を一定値以下にすることが可能となる。図4のc、dは、ごの際の入出力が供と入力対消費電力の特性を示し、入力電力のB点よりも高い部分では出力では、消費電力共に制限されている。図5は、トランジスタ2のペース電流の変化を表わしたものであり、13、14はそれぞれ実施例2及び3の10特性を示し、B点以降での10の変化は、図2の実施例の場合10特性13のように、図3の実施例の場合10特性13のように、図3の実施例の場合10特性14のようになる。ペース電流10の制限によってB点以降での電力消費が抑えられ、電源容量も限定される。

[0016]

【考案の効果】

以上のように、この考案によればバイポーラトランジスタとFETを並列動作 させるので、ダイナミックレンジの広い範囲で歪が低くかつ効率の高いアンプを 構成することができる。

[0017]

また、トランジスタのペースとFETのゲートをパイアス抵抗を介して接続する方法によれば、入出力特性を行らかに形成することができるため、より低亞化が図れる。

[0018]

更に、トランジスタのベースとパイアス回路の間に定電流ダイオードを押入することで、消費電力に割御をかけることができる。